高密度等离子体增强化学气相沉积设备

　　在HDP-CVD工艺过程中，薄膜沉积和薄膜溅射是同时发生的。通过调节工艺参数，可以调节薄膜的沉积溅射比。沉积溅射比是一个非常关键的参数，如果溅射过强，可能会对衬底上凸起结构的顶部拐角部位造成损伤;如果溅射过弱，填充时会形成悬垂物，在填充物中形成空隙，从而导致填充效果不好。

　　由于HDP-CVD*的工艺特性，在具有图形的衬底上采用HDP-CVD方法沉积薄膜时，在沟槽处通常会比在凸起处沉积速率要快-些，因而HDP-CVD工艺具有平坦化(Planarization)的性能。通常，采用HDP-CVD方法沉积的薄膜的致密度更高，杂质含量更低。图8-119所示的是HDP-CVD工艺原理示。

　　HDP-CVD通常是通过源射频和偏压射频的双频结构设计来实现的，如图8-120所示。源射频通常是一个电感耦合装置，所用频率约为2MHz,主要用于控制离子的浓度。偏压射频是由电容耦合装置来实现的，所用频率约为13.56MHz,主要用于控制离子向衬底的迁移。双

　　频结构设计有助于实现高密度等离子体，同时也保证了良好的薄膜稳定性和较高的沉积速率。HDP-CVD的二氧化硅通常是用硅烷加氧气/氩气混合气体制备而成的。在反应前驱物中，氩气的掺人可以提升HDP-CVD工艺的溅射率。在上述工艺的反应前驱物中加入磷烷，可以实现掺磷二氧化硅的工艺制备。

　　采用HDP-CVD方法制备的二氧化硅薄膜比较致密，广泛用于CMOS集成电路130m到45nm技术节点的浅槽隔离(ShallowTrenchIolaion,ST1)坝充。而用HDP-CVD制备的掺磷二氧化硅薄膜通常被用于相应技术代的前金属介质填充(PMD)等工艺中。随着集成电路技术发展到28mm以下，FinFET器件结构的引人对器件隔离沟槽的填充技术提出了更高的挑战，HDP-CVD技术已经不能满足技术发展的要求。为此，新的沟槽填充技术体化学气相沉积技术(FlowableCVD,FCVD)应运血生。FCVD是一种远程等离子体沉积技术，其反应前驱物通过一个远程等离子体发生器，定向引人反应腔室，对沟槽实现自下而上的填充。FCVD可以完成对细小沟槽及孔隙的无缝除填充，从而满足10nm和7mm技术节点的工艺要求。表8-33所列为典型HOP-CVD系统。